基于FPGA的水声信号采集与存储系统设计
作者:leye乐鱼娱乐app 发布时间:2021-11-24 01:41
本文摘要:作者:周莹,于金花,牛志华,常哲 为构建对水声信号的多通道实时收集并存储,明确提出了一种基于FPGA的多通道信号实时收集、高速大容量动态存储的系统设计方案,并已完成系统的软硬件设计。该系统的硬件部分使用模块化设计,通过FPGA非常丰富的外围模块构建模块间的数据交互,软件部分使用VerilogHDL硬件描述语言展开编程,需要灵活性的构建信号的收集及存储。实际应用于指出,该设计具备功耗较低,可高速动态存储,存储容量大,通用性强劲,更容易拓展升级等特点。

leye乐鱼娱乐app

作者:周莹,于金花,牛志华,常哲  为构建对水声信号的多通道实时收集并存储,明确提出了一种基于FPGA的多通道信号实时收集、高速大容量动态存储的系统设计方案,并已完成系统的软硬件设计。该系统的硬件部分使用模块化设计,通过FPGA非常丰富的外围模块构建模块间的数据交互,软件部分使用VerilogHDL硬件描述语言展开编程,需要灵活性的构建信号的收集及存储。实际应用于指出,该设计具备功耗较低,可高速动态存储,存储容量大,通用性强劲,更容易拓展升级等特点。

  水声信号收集存储系统是海洋环境调查仪器的最重要组成部分。积极开展水声环境调查所用于的海洋仪器拒绝设备地下通道多、同步性好、比特率低、数据存储容量大。

市场上少见的数据采集器多是收集某些相同种类的信号,动态范围较为小,地下通道数一般也较为较少,有些还拒绝与主机展开模块等,这些都容许了其在水声信号收集中的应用于。为满足需要,本文设计了适合于水声数据采集存储的更为标准化的系统,系统单板具备8个收集地下通道,多个单板级联可实现多通道实时收集、USB高速存储。  1总体设计  该系统总体结构如图1右图,上级电路通过级联模块发送到收集指令,单片机初始化掌控FPGA,掌控FPGA首先辨别单板否为级联单板,再行初始化适当的FPGA。

收集模块的FPGA向必须实时收集的地下通道对应的A/D芯片获取统一的时钟,使得A/D实时的自由选择适当的地下通道展开数据的实时取样和切换,其结果传授给负责管理内存的FPGA,内存在DDR对应的存储空间,然后由ARM掌控存储模块的FPGA从DDR空间读取数据展开本地存储。  2系统硬件设计  系统硬件主要由掌控模块、数据采集模块、内存模块、存储模块几部分构成,系统硬件结构图如图2右图。单片机功耗较低、模块非常丰富、可靠性低,被系统用于上电引领芯片;FPGA器件具备集成度低、内部资源非常丰富、尤其合适处置多路分段数据等显著高于普通微处理器的特点,所以系统使用XILINX公司有所不同型号的FPGA作为有所不同模块的主控芯片。

针对系统设计中对收集存储实时性和同步性的拒绝,存储模块使用FPGA与ARM结合的设计,收集主控制逻辑用ARM构建,FPGA负责管理数据的高速传输和存储。  掌控模块相等于系统的当值电路,当系统作为从板工作时,只有掌控模块和数据采集模块电荷,其他模块重开。

由于FPGA内核电压只有1.2V,在这种情况下系统工作电流不小于1A,低功耗的设计保证系统可在无人值班的情况下长时间倒数展开收集存储工作。系统必须多通道数据同时收集存储时,用户通过配备主板的掌控模块参数原作8、16或32地下通道收集,主控FPGA通过级联模块发送到统一的收集时钟到系统从板,从而构建系统多通道水声信号的实时收集及存储。另外,通过单片机模块也可以随时监控系统工作状态,系统具备修缮功能,收集存储过程中经常出现错误时,可根据用户配备自动展开适当的错误处理。


本文关键词:基于,FPGA,的,水声,信号,采集,与,存储,系统,乐鱼官网推荐

本文来源:leyu乐鱼全站app-www.qimen8.com

电话
0973-906788320